星載FPGA內時序電路設計與時鐘控制技術分析

在分析星載FPGA內時序電路特性以及FPGA可編程資源特性的基礎上,指出了FPGA內同步時序電路出現時鐘偏斜現象的機理.針對時鐘偏斜,提出了星載FPGA內時序電路的設計準則.基于設計準則,提出了并行移位寄存器的一種異步化設計方法,闡述了在FPGA源代碼中設置設計約束,或在邏輯綜合與布局布線過程中聯合設置設計約束,將主要同步時序電路時鐘信號布置在全局時鐘網絡上的方法.工程實踐表明:上述方法很好地解決了星裁FPGA內同步時序電路時鐘偏斜問題,可確保星載FPGA工作的穩定性與可靠性.

作 者： 杜文志 DU Wenzhi   作者單位： 北京空間飛行器總體設計部,北京,100094  刊 名： 航天器工程  ISTIC 英文刊名： SPACECRAFT ENGINEERING  年，卷(期)： 2008 17(5)  分類號： V446  關鍵詞： 星載FPGA   全局時鐘網絡   時序電路   時鐘偏斜  

【星載FPGA內時序電路設計與時鐘控制技術分析】相關文章：

航天器控制應用的星載計算機技術04-27

隨機振動對星載TDICCD影響分析04-26

大型星載天線的展開系統失效樹分析04-26

星載天線雙軸定位機構指向精度分析04-26

星載天線在軌熱變形多因素影響仿真分析04-27

空間面陣CCD相機時序電路設計04-26

基于絕對碼盤的星載可動組件仿真方法分析04-26

星載SAR復數圖像的配準04-26

星載嵌入式處理器軟件在軌重配置技術研究04-26

星載計算機拜占庭容錯設計與驗證04-27